По всем вопросам звоните:

+7 495 274-22-22

УДК: 621.9 DOI:10.33920/pro-2-2212-06

Методы программирования станков с ЧПУ

Юдачев С. С. канд. техн. наук, доцент, МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5
Ситников С. С. МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5
Монахов П. А. МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5
Гордиенко Н. А. МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5, е-mail: sitnikovss@bk.ru

Рассмотрены и исследованы методы вычисления синуса в программируемой логической интегральной микросхеме. Приведены выводы, основанные на технических характеристиках устройств и емкости того или иного метода. Созданы модели на языках C++ и Verilog, отработаны и проанализированы. Результаты работы моделей представлены в виде графиков. Приведены математические выкладки, позволяющие реализовать наиболее оптимально с точки зрения использования аппаратуры метод вычисления синуса в программируемой логической интегральной микросхеме. Проведены синтез и раскладка аппаратуры, в виде рисунка представлена занимаемая модулем вычисления площадь кристалла. Данная работа может использоваться для обучения студентов высших учебных заведений в целях ознакомления и проработки навыков работы с ПЛИС, а также моделирования и изучения принципов выбора того или иного математического метода, может найти свое применение при создании и проектировании реальных устройств на производстве. Ознакомление и изучение данного метода радиолокации проводятся в стенах одного из ведущих инженерных университетов Российской Федерации — Московского государственного технического университета им. Н.Э. Баумана.

Литература:

1. Цифровой синтез: практический курс / Под общ. ред. А. Ю. Романова, Ю. В. Панчула. — М.: ДМК Пресс, 2020. — 556 с.

2. Акчурин, А. Д., Юсупов, К. М. Программирование на языке Verilog: учебное пособие. — Казань, 2016. — 90 с.

3. Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. — М.: Солон-Пресс, 2003. — 320 с.

4. Бибило, П. Н., Авдеев, Н.А. Моделирование и верификация цифровых систем на языке VHDL. — М.: ЛЕНАНД, 2017. — 344 с.

5. Закревский, А.Д. Параллельные алгоритмы логического управления. — Мн.: Ин-т техн. кибернетики НАН Беларуси, 1999. — 202 с.

6. Бибило, П.Н. Синтез логических схем с использованием языка VHDL. — М.: Солон-Пресс, 2002. — 384 с.

7. Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL. StateCAD, ModelSim, LeonardoSpectrum. — М.: Солон-Пресс, 2005. — 384 с.

8. Бибило, П. Н., Авдеев, Н.А. VHDL. Эффективное использование при проектировании цифровых систем. — М.: Солон-Пресс, 2006. — 344 с.

9. Бибило, П.Н. Логическое перепроектирование схем, реализованных на FPGA, в схемы на базовых матричных кристаллах // Информационные технологии. — 2004. — №1. — С. 10–17.

10. Бибило, П.Н. Проектирование конечных автоматов в САПР WebPack ISE фирмы Xilinx // Информационные технологии. — 2004. — №3. — С. 8–13.

По мере роста сложности электронных устройств и тенденции к миниатюризации, а также к повышению скорости цифровой обработки сигналов, создание приборов на базе интегральных микросхем, таких как логические элементы И, ИЛИ, НЕ, регистры, дешифраторы, мультиплексоры и др., затруднилось, т. к. это очень дорого. Решением проблемы стало развитие программируемых интегральных логических схем (ПЛИС), позволяющих самостоятельно и индивидуально создавать архитектуру из базовых логических элементов и менять ее.

Программирование ПЛИС является довольно трудоемким процессом, поэтому каким бы проектом ни занимался специалист, всегда полезно произвести его моделирование (симуляцию). Симуляция — это программная проверка проекта, позволяющая в ограниченных условиях оценить и отследить поведенческие параметры модуля, оценить корректность выполнения работы благодаря возможности просмотра временных диаграмм сигналов. В отличие от реального железа модель позволяет просмотреть практически сколь угодно много сигналов и на сколь угодно длинном временном промежутке. Для создания модели существует множество программных инструментов, одним из которых является средство разработки Vivado by Xilinx.

Данная работа посвящена анализу реализации методов получения синуса в ПЛИС.

ИСПОЛЬЗУЕМЫЕ ПРОГРАММНЫЕ ФУНКЦИИ

В ходе выполнения исследования используется ПО Vivado by Xilinx, а также Visual Studio.

Рассмотрим способы вычисления синуса в ПЛИС и исследуем оптимальный с точки зрения практической реализации.

1. Вариации получения синуса в ПЛИС

В ходе выполнения некоторых алгоритмов возникает необходимость получить функцию синуса (косинуса), что затруднительно при реализации данного метода в ПЛИС.

Рассмотрим существующие методы восстановления синуса по входным данным:

Хранение синуса в памяти

Способ заключается в записи и хранении всех значений синуса в ячейках памяти. С точки зрения программирования и математики является самым простым. Проблема возникает при реализации в ПЛИС. Так как нам необходимо знать 220(1 048 576) значений синуса (косинуса), каждое из которых представлено 14 битами, требуется выделить 220 * 14 = 14 680 064 бита памяти, или около 2 МБ памяти. В этом случае мы задействуем значительный ресурс памяти кристалла, что делает этот способ получения синуса физически нереализуемым по причине невозможности получения удовлетворительной раскладки кристалла.

Для Цитирования:
Юдачев С. С., Ситников С. С., Монахов П. А., Гордиенко Н. А., Методы программирования станков с ЧПУ. Главный механик. 2022;12.
Полная версия статьи доступна подписчикам журнала
Язык статьи:
Действия с выбранными: