По всем вопросам звоните:

+7 495 274-22-22

УДК: 621.9 DOI:10.33920/pro-2-2204-05

Модернизация систем ЧПУ для станков при подготовке прошивки ПЛИС

Юдачёв С. С., канд. техн. наук, доцент, МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5
Ситников С. С., МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5, е-mail: sitnikovss@bk.ru
Монахов П. А., МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5
Гордиенко Н. А., МГТУ им. Н. Э. Баумана, Москва, 105005, Москва ул. 2-я Бауманская, д. 5

Современные тенденции развития машиностроительного оборудования и в первую очередь металлообрабатывающей промышленности требуют повышения уровня автоматизации и внедрения высокоэффективных систем с ЧПУ. Современные достижения в области электроники, появление новых видов интегрированных микропроцессорных систем позволяют создавать эффективные системы управления и высокоточное оборудование. В настоящее время предприятия работают в новых экономических условиях. Это предусматривает создание высококачественной конкурентоспособной продукции, использование станков с числовым программным управлением. На таких станках возможна оптимальная обработка геометрически сложных деталей в условиях единичного, мелкосерийного и среднесерийного производства. Постоянное совершенствование систем с числовым программным управлением, стабильное повышение их надежности и неуклонное снижение себестоимости делает применение систем с ЧПУ перспективным даже в условиях переналаживаемого крупносерийного производства. В работе приведено описание получения прошивки для программной логической интегральной схемы из кода, описывающего модуль на языке описания аппаратуры Verilog в ПО Vivado by Xilinx. При выполнении работы используются встроенные функции, позволяющие производить синтез и раскладку логических элементов и узлов. Приведен код, соответствующий раскладываемому логическому модулю, а также краткая структурная схема модуля. Работа выполнена на уровне модели без использования прототипа ПЛИС. Практическая значимость работы — изучение и решение простейших задач в области разработки современных устройств быстрого реагирования. На примере описания простейшего устройства продемонстрированы все этапы получения кода, пригодного для прошивания ПЛИС. Приведены подробные изображения окон программного обеспечения Vivado, демонстрирующие этапы планировки и раскладки программной логической интегральной микросхемы. В качестве примера выбрана ПЛИС семейства Kintex Ultrascale. Данная работа может использоваться не только для создания и проектирования реальных устройств на производстве, при модернизации стоек ЧПУ, но и для обучения студентов высших учебных заведений в области разработки, раскладки и кодирования электронных устройств в части описания алгоритма их работы.

Литература:

1. Цифровой синтез: практический курс / Под общ. ред. А.Ю. Романова, Ю. В. Панчула. — М.: ДМК Пресс, 2020. — 556 с.

2. Акчурин, А. Д., Юсупов, К. М. Программирование на языке Verilog: учебное пособие. — Казань, 2016. — 90 с.

3. Поляков, А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. — М.: СОЛОН-Пресс, 2003. — 320 с.

4. Бибило, П. Н., Авдеев, Н.А. Моделирование и верификация цифровых систем на языке VHDL. — М.: ЛЕНАНД, 2017. — 344 с.

5. Закревский, А.Д. Параллельные алгоритмы логического управления. — Мн.: Ин-т техн. кибернетики НАН Беларуси, 1999. — 202 с.

6. Бибило, П.Н. Синтез логических схем с использованием языка VHDL. — М.: Солон-Р, 2002. — 384 с.

7. Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL. StateCAD, ModelSim, LeonardoSpectrum. — М.: СОЛОНПресс, 2005. — 384 с.

8. Бибило, П. Н., Авдеев, Н.А. VHDL. Эффективное использование при проектировании цифровых систем. — М.: СОЛОН-Пресс, 2006. — 344 с.

9. Бибило, П.Н. Логическое перепроектирование схем, реализованных на FPGA, в схемы на базовых матричных кристаллах // Информационные технологии. — 2004. — №1. — С. 10–17.

10. Бибило, П.Н. Проектирование конечных автоматов в САПР WebPack ISE фирмы Xilinx // Информационные технологии. — 2004. — №3. — С. 8–13.

1. Cifrovoj sintez: prakticheskij kurs / pod obshch. red. A. YU. Romanova, YU. V. Panchula. — M.: DMK Press, 2020. — 556 s.

2. Akchurin, A. D., Yusupov, K.M. Programmirovanie na yazyke Verilog. Uchebnoe posobie. — Kazan', 2016. — 90 s.

3. Polyakov, A.K. Yаzyki VHDL i VERILOG v proektirovanii cifrovoj apparatury. M.: SOLON-Press, 2003. 320 s.

4. Bibilo, P. N., Avdeev, N.A. Modelirovanie i verifikaciya cifrovyh sistem na yazyke VHDL. M.: LENAND, 2017. 344 s.

5. Zakrevskij, A. D. Parallel'nye algoritmy logicheskogo upravleniya. Mn.: In-t tekhn. kibernetiki NAN Belarusi. 1999, 202 s.

6. Bibilo, P.N. Sintez logicheskih skhem s ispol'zovaniem yazyka VHDL. — M.: Solon-R, 2002. — 384 s.

7. Bibilo, P.N. Cistemy proektirovaniya integral'nyh skhem na osnove yazyka VHDL. StateCAD, ModelSim, LeonardoSpectrum. — M.: SOLON-Press, 2005. — 384 s.

8. Bibilo, P. N., Avdeev, N.A. VHDL. Effektivnoe ispol'zovanie pri proektirovanii cifrovyh sistem. M.: SOLON-Press, 2006. — 344 s.

9. Bibilo, P.N. Logicheskoe pereproektirovanie skhem, realizovannyh na FPGA, v skhemy na bazovyh matrichnyh kristallah // Informacionnye tekhnologii. — 2004. — №1. — S. 10–17

10. Bibilo, P.N. Proektirovanie konechnyh avtomatov v SAPR WebPack ISE firmy Xilinx. //Informacionnye tekhnologii. — 2004. — №3. — S. 8–13.

На многих машиностроительных предприятиях России активно проводится техническое перевооружение производства. Обновляется устаревший станочный парк для механообработки, а также для других видов обработки металлов (литье, термообработка, обработка металлов давлением и др.). Но не все понимают, что аппаратная автоматизация производства (станки с ЧПУ) должна быть неразрывно связана с программной автоматизацией (соответствующие CAD/CAM/CAE/PDM/MES-системы). Невозможно добиться качественного результата по повышению производительности только путем приобретения нового металлообрабатывающего станка, который очень часто программируется вручную оператором на стойке с ЧПУ, что делает финансовые затраты по его закупке бессмысленными. Управляющую программу надо проверять непосредственно на станке, все команды и функции приходится прописывать вручную на стойке. В настоящее время электронные устройства становятся все сложнее, а вычисления требуют все больше ресурсов. В связи с этим часто возникает проблема быстродействия выполнения различных команд при работе на станках с ЧПУ.

Для решения этой задачи чаще всего используют программируемые логические интегральные микросхемы (ПЛИС). Чтобы описать тот или иной алгоритм, специалист создает код. Однако, в отличие от программирования, мало лишь написать алгоритм в программе. Возникает необходимость корректной настройки аппаратуры, экономии ресурсов устройства и соблюдения потоковой логики.

Рассмотрим все этапы от написания кода до генерирования прошивки ПЛИС.

В качестве программных функций использованы синтез (Synthesis) и раскладка (Implementat) программного обеспечения Vivado by Xilinx. Собственноручно написанный модуль используется в качестве примера (FMAX). Модуль представляет собой устройство поиска максимума из четырех потоков данных.

Также хотелось бы отметить, что для отображения занимаемого количества логических элементов ПЛИС приведены соответствующие раскладке код и схема. Инженер или исполнитель по требуемому алгоритму пишет соответствующий код для программирования устройства, для удобства и наглядности может построить соответствующую схему. После чего запускает синтез, чтобы ПО сконфигурировало требуемые связи, а затем отправляет полученный синтез в раскладку, чтобы ПО оптимальным образом разложило элементы по кристаллу ПЛИС и протянуло между ними линии связи. Далее можно сгенерировать код, воспринимаемый ПЛИС, и загрузить его в устройство. Важно при всех этапах указывать ту модель, которая по факту имеется на руках.

Для Цитирования:
Юдачёв, Ситников, Монахов, Гордиенко, Модернизация систем ЧПУ для станков при подготовке прошивки ПЛИС. Главный механик. 2022;4.
Полная версия статьи доступна подписчикам журнала
Язык статьи:
Действия с выбранными: